命令パイプライン

パイプライン処理において命令の実行が妨げられる状況。データハザード（前の命令の結果を待つ）、制御ハザード（分岐命令による予測失敗）、構造ハザード（ハードウェア資源の競合）の3種類がある。フォワーディングや分岐予測で対策する。

複数の命令を同時に発行・実行できるプロセッサアーキテクチャ。複数の実行ユニット（演算器）を備え、依存関係のない命令を並列に処理する。命令レベル並列性（ILP）を活用して性能を向上させる。

1つの長い命令語に複数の演算を同時に指定するプロセッサアーキテクチャ。コンパイラが命令の並列性を解析してスケジューリングするため、ハードウェアの制御が単純になる。DSPや組込み分野で使用される。

1つのプロセッサチップに複数のCPUコアを搭載したプロセッサ。各コアが独立して命令を実行し、マルチスレッドプログラムの並列実行により性能を向上させる。消費電力を抑えつつ処理能力を高められる。

命令の実行を複数のステージ（命令取出し、解読、実行、書戻しなど）に分割し、各ステージを並行して処理するプロセッサの高速化技術。複数の命令を流れ作業のように同時処理することでスループットを向上させる。

複数のパイプラインを並列に持ち、1クロックサイクルで複数の命令を同時に実行できるプロセッサアーキテクチャ。命令レベルの並列性を活用してスループットを向上させる。