マルチコアプロセッサ

1つのCPUチップ内に複数の処理コア（演算処理を行う中核部分）を搭載したプロセッサ。デュアルコア（2コア）やクアッドコア（4コア）などがあり、複数の処理を並列実行できる。

1つのチップ内に複数のCPUコアを集積したプロセッサ。各コアが独立して命令を実行できるため、マルチスレッドプログラムの並列実行が可能。デュアルコア、クアッドコアなどがある。

複数のCPUコアを1つのチップに搭載したプロセッサ。並列処理による性能向上が可能だが、組込みシステムではコア間の排他制御やリアルタイム性の保証が課題となる。AMP（非対称型）とSMP（対称型）の構成がある。

命令の実行をフェッチ、デコード、実行、メモリアクセス、ライトバックなどのステージに分割し、複数の命令を重ね合わせて並行処理する高速化技術。ステージ数をnとすると理想的にはn倍の高速化が可能。パイプラインハザードへの対処が課題。

パイプライン処理において命令の実行が妨げられる状況。データハザード（前の命令の結果を待つ）、制御ハザード（分岐命令による予測失敗）、構造ハザード（ハードウェア資源の競合）の3種類がある。フォワーディングや分岐予測で対策する。

複数の命令を同時に発行・実行できるプロセッサアーキテクチャ。複数の実行ユニット（演算器）を備え、依存関係のない命令を並列に処理する。命令レベル並列性（ILP）を活用して性能を向上させる。

1つの長い命令語に複数の演算を同時に指定するプロセッサアーキテクチャ。コンパイラが命令の並列性を解析してスケジューリングするため、ハードウェアの制御が単純になる。DSPや組込み分野で使用される。

命令の実行を複数のステージ（命令取出し、解読、実行、書戻しなど）に分割し、各ステージを並行して処理するプロセッサの高速化技術。複数の命令を流れ作業のように同時処理することでスループットを向上させる。

複数のパイプラインを並列に持ち、1クロックサイクルで複数の命令を同時に実行できるプロセッサアーキテクチャ。命令レベルの並列性を活用してスループットを向上させる。