RISC
Reduced Instruction Set Computer
りすく
命令セットを単純化し、各命令を1クロックサイクルで実行できるようにしたプロセッサアーキテクチャ。パイプライン処理との親和性が高く、組込みプロセッサ(ARM等)で広く採用される。CISCと対比される概念。
ハードウェア > プロセッサアーキテクチャ
他の資格での定義
関連キーワードの用語
ESハードウェア・ソフトウェア分割
システム要件を分析し、ハードウェアで実現する機能とソフトウェアで実現する機能を振り分ける設計工程。性能要件、コスト、消費電力、開発期間、柔軟性などを考慮して最適な分割を決定する。コデザインの中核的な活動である。
ESマイクロプロセッサ
CPU機能を1つの半導体チップに集積した集積回路。演算装置(ALU)、制御装置、レジスタで構成される。外部にメモリやI/Oを接続して使用する。組込みシステムではARMアーキテクチャが広く普及している。
ESマイクロコントローラ
CPU、メモリ(ROM/RAM)、I/Oポート、タイマ、AD変換器などの周辺回路を1チップに集積した集積回路。マイコンとも呼ばれ、家電、自動車、産業機器など幅広い組込み機器に使用される。
ESARMアーキテクチャ
ARM社が開発したRISCベースのプロセッサアーキテクチャ。低消費電力と高性能を両立し、スマートフォン、IoTデバイス、組込み機器で広く採用される。Cortex-M(マイコン向け)、Cortex-R(リアルタイム向け)、Cortex-A(アプリケーション向け)の3シリーズがある。
ESCISC
複雑で多機能な命令セットを持つプロセッサアーキテクチャ。1つの命令で複雑な処理を実行できるが、命令の実行に複数クロックサイクルを要する。x86アーキテクチャが代表例。RISCと対比される。
ESパイプライン処理
命令の実行を複数のステージ(フェッチ、デコード、実行、メモリアクセス、ライトバック等)に分割し、各ステージを並行して処理する技法。スループットが向上するが、分岐予測ミスやデータハザードによるパイプラインストールが課題となる。