スーパースカラ

複数のパイプラインを並列に持ち、1クロックサイクルで複数の命令を同時に実行できるプロセッサアーキテクチャ。命令レベルの並列性を活用してスループットを向上させる。

複数の命令を同時に発行・実行できるプロセッサアーキテクチャ。複数の実行ユニット（演算器）を備え、依存関係のない命令を並列に処理する。命令レベル並列性（ILP）を活用して性能を向上させる。

命令の実行を複数のステージ（フェッチ、デコード、実行、メモリアクセス、ライトバック等）に分割し、各ステージを並行して処理する技法。スループットが向上するが、分岐予測ミスやデータハザードによるパイプラインストールが課題となる。

1命令の実行に要する平均クロックサイクル数。プロセッサ性能の重要な指標で、CPIが小さいほど高速。MIPS（100万命令/秒）= クロック周波数 ÷ CPI ÷ 10^6 の関係がある。パイプラインやキャッシュ効率がCPIに影響する。

プロセッサが1秒間に実行できる命令数を100万単位で表した性能指標。MIPS = クロック周波数(Hz) ÷ CPI ÷ 10^6で計算される。命令の種類による実行時間の違いを考慮しないため、異なるアーキテクチャ間の比較には注意が必要。

1秒間に実行可能な浮動小数点演算の回数を示す性能指標。科学技術計算やスーパーコンピュータの性能評価に用いられる。GFLOPS（10^9）、TFLOPS（10^12）、PFLOPS（10^15）などの単位で表記される。

プログラムの実行に要する時間の最大値。リアルタイムシステムの設計において、タスクがデッドラインを満たせるかどうかを判断するために用いる。キャッシュミスや割込みによる遅延も考慮して算出する。

CPU機能を1つの半導体チップに集積した集積回路。演算装置（ALU）、制御装置、レジスタで構成される。外部にメモリやI/Oを接続して使用する。組込みシステムではARMアーキテクチャが広く普及している。