キャッシュメモリ

CPUと主記憶装置の間に配置される高速な半導体メモリ。使用頻度の高いデータを一時的に蓄えることで、CPUの処理速度と主記憶の速度差を埋め、全体の処理性能を向上させる。

CPUと主記憶装置の間に配置される高速な記憶装置。頻繁にアクセスされるデータを一時的に保持し、メモリアクセスの高速化を実現する。L1キャッシュ、L2キャッシュなど階層構造を持つ。

CPUと主記憶の速度差を埋めるための高速小容量メモリ。参照の局所性（時間的・空間的局所性）を利用してアクセス頻度の高いデータを保持する。L1、L2、L3の階層構造を持ち、ヒット率が性能を大きく左右する。

フリップフロップ回路でデータを保持する揮発性メモリ。リフレッシュ不要で高速アクセスが可能だが、DRAMに比べてビット単価が高い。キャッシュメモリやマイコンの内蔵RAMに使用される。

電源を切ってもデータが保持される不揮発性メモリ。マスクROM、PROM、EPROM、EEPROMなどの種類がある。組込みシステムではプログラムコードや固定データの格納に使用される。

データの読み書きが自由に行える揮発性メモリ。DRAM（大容量・低コスト、要リフレッシュ）とSRAM（高速・低消費電力、高コスト）に大別される。組込みシステムではワークメモリやスタック領域として使用される。

電気的にデータの書き換えが可能な不揮発性メモリ。NOR型（ランダムアクセス可能、プログラム格納向き）とNAND型（大容量、データストレージ向き）がある。組込みシステムのファームウェア格納やデータ保存に広く使用される。

プロセッサのアドレス空間におけるメモリやI/Oデバイスの配置を示す図表。ROM、RAM、周辺デバイスのレジスタなどがどのアドレスに割り当てられているかを定義する。組込みシステム設計の基本となる。

周辺デバイスのレジスタをメモリアドレス空間に割り当て、通常のメモリアクセス命令でデバイスにアクセスする方式。I/OマップドI/O（専用のI/O命令を使用）と対比される。ARMプロセッサなど多くの組込みプロセッサで採用される。