パワーゲーティング
Power Gating
ぱわーげーてぃんぐ
使用していない回路ブロックへの電源供給を遮断して消費電力を削減する技術。リーク電流（待機時の漏れ電流）を大幅に低減できる。復帰時に状態の復元が必要となるため、SoCの電源ドメイン設計と連携して実装される。
ハードウェア > 電源と省電力設計
関連キーワードの用語
ESSoC（System on Chip）
CPU、メモリ、I/Oコントローラ、通信インタフェースなどのシステム構成要素を1つの半導体チップ上に集積した集積回路。小型化、低消費電力化、高性能化が可能であり、スマートフォンやIoTデバイスで広く利用される。
ESASIC
特定の用途向けに設計・製造された専用の集積回路。FPGAに比べて高速・低消費電力・低コスト（大量生産時）だが、設計変更ができず開発費用が高い。大量生産される組込み機器の量産向けに使用される。
ESDVFS（動的電圧・周波数制御）
プロセッサの動作電圧と動作周波数を負荷に応じて動的に変更する省電力技術。処理負荷が低いときに電圧と周波数を下げることで消費電力を削減する。消費電力は電圧の2乗と周波数に比例するため、大きな省電力効果がある。
ESスリープモード
プロセッサや周辺回路の動作を停止または低減させて消費電力を削減する動作モード。スタンバイ、ディープスリープなど複数の段階がある。割込みやタイマにより復帰し、通常動作に戻る。バッテリー駆動のIoTデバイスで重要。
FERAM
読み書き可能な揮発性メモリ。電源を切るとデータが消える。DRAMとSRAMの2種類があり、主記憶装置として使用される。任意のアドレスに直接アクセスできる。
FEROM
読出し専用の不揮発性メモリ。電源を切ってもデータが保持される。BIOSやファームウェアの格納に使用される。PROM、EPROM、EEPROMなどの種類がある。