MC/DC（修正条件判定カバレッジ）
Modified Condition/Decision Coverage
えむしーでぃーしー
複合条件の各個別条件が、他の条件を固定した状態で判定結果を独立に変化させることを確認するカバレッジ基準。DO-178C（航空ソフトウェア）やISO 26262で最高安全度レベルのソフトウェアに要求される。通常のブランチカバレッジより厳密な検証が可能。
開発技術 > テスト技法と検証
関連キーワードの用語
ESV字モデル
開発工程（要件定義、基本設計、詳細設計、実装）と対応するテスト工程（単体テスト、結合テスト、システムテスト、受入テスト）をV字型に対応付けた開発モデル。各開発工程の成果物がテスト工程の検証基準となり、品質確保に有効。組込み開発で広く採用される。
ESJTAG
IEEE 1149.1で規定されたテスト・デバッグ用のインタフェース規格。TCK、TMS、TDI、TDOの4信号（＋TRST）で構成されるシリアルインタフェースにより、チップ内部のレジスタアクセスやバウンダリスキャンテストが可能。組込みデバッグの標準インタフェース。
ESバウンダリスキャン
JTAG（IEEE 1149.1）を利用して、ICの入出力ピンの状態を外部から制御・観測するテスト手法。プリント基板上の接続不良（はんだ不良等）の検出に有効。物理プローブを当てることなく、配線の導通テストが可能。
ESHIL（Hardware-in-the-Loop）シミュレーション
実際のハードウェア（ECUなど）を制御対象のシミュレーションモデルと接続して行うテスト手法。実機のソフトウェアを実環境に近い条件で検証でき、自動車や航空宇宙分野で広く利用される。SILの次段階の検証手法。
ESSIL（Software-in-the-Loop）シミュレーション
制御ソフトウェアをPC上のシミュレーション環境で実行し、制御対象の数学モデルと接続して検証するテスト手法。実機を使わずにアルゴリズムの正しさを検証でき、モデルベース開発の初期段階で使用される。
ESホワイトボックステスト
プログラムの内部構造（ソースコード）に基づいてテストケースを設計するテスト手法。命令網羅、分岐網羅、条件網羅、パス網羅などのカバレッジ基準を用いる。組込みソフトウェアの単体テストで広く使用される。