FEコンピュータ構成要素 · プロセッサ
組合せ回路
Combinational Circuit
くみあわせかいろ
共有:
Past Exams
過去問での出題
過去問で 11 回出題(応用情報技術者試験 3・エンベデッドシステムスペシャリスト試験 3・高度試験 午前Ⅰ 3・基本情報技術者試験 2)
- 令和5年度 春期 応用情報技術者試験 午前 問21(IPA の PDF を新しいタブで開きます)
- 令和5年度 春期 高度試験 午前Ⅰ 問7(IPA の PDF を新しいタブで開きます)
- 平成30年度 春期 エンベデッドシステムスペシャリスト試験 午前Ⅱ 問4選択肢(IPA の PDF を新しいタブで開きます)
- 平成30年度 春期 エンベデッドシステムスペシャリスト試験 午前Ⅱ 問12(IPA の PDF を新しいタブで開きます)
- 平成28年度 春期 エンベデッドシステムスペシャリスト試験 午前Ⅱ 問14(IPA の PDF を新しいタブで開きます)
- 平成27年度 秋期 基本情報技術者試験 午前 問23(IPA の PDF を新しいタブで開きます)
- 平成26年度 春期 応用情報技術者試験 午前 問20(IPA の PDF を新しいタブで開きます)
- 平成26年度 春期 高度試験 午前Ⅰ 問7(IPA の PDF を新しいタブで開きます)
- 平成24年度 秋期 基本情報技術者試験 午前 問22(IPA の PDF を新しいタブで開きます)
- 平成23年度 応用情報技術者試験 特別試験 午前 問24(IPA の PDF を新しいタブで開きます)
残り 1 件を表示閉じる
出典: 独立行政法人情報処理推進機構(IPA)の過去問題。問題文は IPA のサイトの PDF で確認できます。「選択肢」は、問題文ではなく選択肢に出たものです。用語名で照合しているため、関係の薄い問題が含まれることがあります。
Related
関連キーワードの用語
FE順序回路
現在の入力だけでなく、それまでの状態によっても出力が決まる論理回路。フリップフロップなどの記憶素子を含む。カウンタやレジスタなど、値を覚えておく必要のある回路がこれにあたる。
FEAND回路
全ての入力が1(真)の場合にのみ出力が1となる論理回路。論理積回路とも呼ばれる。MIL記号ではD型の記号で表される。2入力AND回路の場合、入力が両方1のときのみ出力が1。
FEOR回路
入力のうち少なくとも1つが1(真)であれば出力が1となる論理回路。論理和回路とも呼ばれる。全ての入力が0の場合のみ出力が0となる。
FENOT回路
入力の論理値を反転して出力する論理回路。否定回路やインバータとも呼ばれる。入力が1なら出力は0、入力が0なら出力は1となる。
FENAND回路
AND回路の出力を反転した論理回路。全ての入力が1の場合のみ出力が0となる。NAND回路だけで全ての論理回路を構成できる万能ゲートとしての性質を持ち、集積回路の基本要素として重要。
AP論理回路
AND、OR、NOT、NAND、NOR、XORなどの論理ゲートを組み合わせてデジタル信号を処理する電子回路。組合せ論理回路(現在の入力のみで出力が決まる)と順序論理回路(過去の状態も影響する)に分類される。
