TLB

仮想アドレスから実アドレスへの変換結果を一時的に保持する、CPU内の高速な連想メモリ。毎回主記憶上のページテーブルを参照せずに済むため、動的アドレス変換を高速化できる。

仮想記憶で、アクセスしようとしたページが主記憶上に存在しないときに発生する割込み。OSは補助記憶から該当ページを読み込み（ページイン）、必要なら別のページを追い出して（ページアウト）処理を再開する。

実際にアクセスされて初めて該当ページを主記憶に読み込む方式。あらかじめ先読みする方式に比べて無駄な読込みが少なく、主記憶を有効に使えるため、多くのOSが採用している。

多重度が過大で主記憶が不足し、ページイン・ページアウトが頻発して処理がほとんど進まなくなる状態。CPU使用率が下がるのに応答が悪化するのが特徴で、多重度の抑制や主記憶の増設で解消する。

プロセスが直近の一定期間に参照したページの集合。この分の主記憶が確保されていればページフォールトが抑えられるため、スラッシングを防ぐ多重度の決定基準として用いられる。

主記憶が不足したときに、優先度の低いプロセスの内容をまとめて補助記憶へ退避（スワップアウト）し、必要になったら書き戻す（スワップイン）方式。ページ単位で入れ替えるページングより粒度が大きい。

OSの機能の一つで、主記憶の領域を実行するプログラムに割り当て、不要になった領域を回収して、限られた記憶装置を効率よく使えるようにする管理。主記憶を区画に分けて割り当てる実記憶管理と、補助記憶を併用して主記憶より大きな論理的なアドレス空間を提供する仮想記憶管理がある。