マルチコアプロセッサ
Multi-core Processor
まるちこあぷろせっさ
複数のCPUコアを1つのチップに搭載したプロセッサ。並列処理による性能向上が可能だが、組込みシステムではコア間の排他制御やリアルタイム性の保証が課題となる。AMP(非対称型)とSMP(対称型)の構成がある。
Related
他の資格での定義
1つのCPUチップ内に複数の処理コア(演算処理を行う中核部分)を搭載したプロセッサ。デュアルコア(2コア)やクアッドコア(4コア)などがあり、複数の処理を並列実行できる。
1つのチップ内に複数のCPUコアを集積したプロセッサ。各コアが独立して命令を実行できるため、マルチスレッドプログラムの並列実行が可能。デュアルコア、クアッドコアなどがある。
1つのプロセッサチップに複数のCPUコアを搭載したプロセッサ。各コアが独立して命令を実行し、マルチスレッドプログラムの並列実行により性能を向上させる。消費電力を抑えつつ処理能力を高められる。
複数のCPUコアを1つのチップに搭載したプロセッサ。並列処理による性能向上が可能だが、組込みシステムではコア間の排他制御やリアルタイム性の保証が課題となる。AMP(非対称型)とSMP(対称型)の構成がある。
Past Exams
過去問での出題
過去問で 13 回出題(エンベデッドシステムスペシャリスト試験 6・ITパスポート試験 3・応用情報技術者試験 2・基本情報技術者試験 1・ITサービスマネージャ試験 1)。うち 3 回は用語そのものを問う問題です。
- 令和5年度 秋期 応用情報技術者試験 午前 問8選択肢(IPA の PDF を新しいタブで開きます)
- 令和5年度 秋期 エンベデッドシステムスペシャリスト試験 午前Ⅱ 問1正解の選択肢(IPA の PDF を新しいタブで開きます)
- 令和4年度 秋期 エンベデッドシステムスペシャリスト試験 午前Ⅱ 問1(IPA の PDF を新しいタブで開きます)
- 令和2年度 10月 エンベデッドシステムスペシャリスト試験 午前Ⅱ 問4(IPA の PDF を新しいタブで開きます)
- 平成31年度 春期 エンベデッドシステムスペシャリスト試験 午前Ⅱ 問1選択肢(IPA の PDF を新しいタブで開きます)
- 平成29年度 春期 応用情報技術者試験 午前 問9選択肢(IPA の PDF を新しいタブで開きます)
- 平成27年度 秋期 ITパスポート試験 問63選択肢(IPA の PDF を新しいタブで開きます)
- 平成26年度 秋期 ITパスポート試験 問53用語を問う問題(IPA の PDF を新しいタブで開きます)
- 平成25年度 秋期 ITパスポート試験 問66用語を問う問題(IPA の PDF を新しいタブで開きます)
- 平成25年度 秋期 ITサービスマネージャ試験 午前Ⅱ 問20選択肢(IPA の PDF を新しいタブで開きます)
出典: 独立行政法人情報処理推進機構(IPA)の過去問題。問題文は IPA のサイトの PDF で確認できます。「用語を問う問題」は、この用語の説明や特徴そのものを問う問題です。「選択肢」は、問題文ではなく選択肢に出たものです。用語名で照合しているため、関係の薄い問題が含まれることがあります。
Related
関連キーワードの用語
CPU、メモリ(ROM/RAM)、I/Oポート、タイマ、AD変換器などの周辺回路を1チップに集積した集積回路。マイコンとも呼ばれ、家電、自動車、産業機器など幅広い組込み機器に使用される。
フリンの分類における1命令1データ方式。1つの命令で1つのデータを処理する逐次処理型のアーキテクチャ。従来の単一プロセッサによる処理方式。
フリンの分類における1命令多データ方式。1つの命令で複数のデータを同時に処理する並列処理アーキテクチャ。画像処理や科学技術計算で効果的。GPUの基本的な処理方式。
並列化による高速化の限界を示す法則。プロセッサをいくら増やしても、全体の性能向上は並列化できない部分の割合に頭打ちにされる。並列化率が9割でも、最大10倍までしか速くならない。
複数のプロセッサが1つの主記憶を共有し、1つのOSが全体を制御する構成。プロセッサ間のデータ受渡しが速いが、共有メモリへのアクセスが集中するためプロセッサ数を増やしても性能が伸びにくい。
各プロセッサが自分の主記憶とOSを持ち、通信で連携する構成。台数を増やしやすく拡張性が高いが、プロセッサ間のデータ受渡しに通信の時間がかかる。クラスタやグリッドがこの形態にあたる。
