形式仕様記述

集合論や論理学などの数学的な表記法を使い、システムの仕様を曖昧さなく記述すること。自然言語の仕様に比べて解釈の違いが生じず、矛盾や漏れを機械的に検査できる。代表的な言語にVDMやZ記法がある。

形式仕様記述の手法の一つ。仕様記述言語（VDM-SLなど）で、扱うデータの型や不変条件、操作の事前条件と事後条件を厳密に記述し、仕様の検証や段階的な詳細化を行う。IBMのウィーン研究所で開発された。

システムの状態遷移を網羅的に探索し、満たすべき性質が成り立つかを機械的に検証する手法。テストでは見つけにくい並行処理の不具合を検出できる。

集合論と述語論理に基づいて仕様を厳密に記述する形式仕様記述言語。曖昧さのない仕様を作れる。

形式仕様記述と段階的詳細化によってソフトウェアを開発する手法。VDMToolsなどの支援ツールがある。

集合論と一階述語論理に基づく形式仕様記述言語。システムの状態と操作を、宣言部と述語部からなるスキーマという単位で記述する。オックスフォード大学を中心に開発され、ISO/IEC 13568として標準化されている。