ウォッチドッグタイマ

システムの暴走を検知するためのハードウェアタイマ。正常動作中はソフトウェアが定期的にタイマをリセットし、リセットが行われない場合（暴走時）にシステムを再起動する。組込みシステムの信頼性確保に不可欠。

ソフトウェアの暴走やフリーズを検出するためのタイマ回路。一定時間内にソフトウェアからリセット（キック）されないとタイムアウトし、システムリセットや割込みを発生させる。組込みシステムの異常検出・自動復旧に不可欠な安全機構。

次に実行する命令が格納された主記憶上のアドレスを保持するレジスタ。命令カウンターや命令アドレスレジスタとも呼ばれ、命令の取出しごとに自動更新され、分岐命令では飛び先アドレスが設定される。

主記憶から取り出した命令を一時的に保持するレジスタ。命令デコーダがここの内容を解読して命令部とアドレス部を切り分け、制御装置が各部へ制御信号を送る。

用途を固定せず、演算対象の値やアドレスの一時保持など目的に応じて使えるレジスタ。主記憶より格段に高速なため、頻繁に使うデータをここに置くことが処理性能に直結する。

命令のアドレス部に加算する値を保持するレジスタ。指標レジスタとも呼ばれ、この値を1ずつ増やすことで配列の要素を順にたどれるため、繰返し処理でのアドレス計算を簡潔にできる。

プログラムが配置された領域の先頭アドレスを保持するレジスタ。命令中の相対的な位置にこの値を加えて実効アドレスを求めるため、プログラムを主記憶のどこに置いても実行できる再配置可能性が得られる。

スタックの最上位（次に読み書きする位置）のアドレスを保持するレジスタ。サブルーチン呼出し時の戻り番地や局所変数の退避に使われ、後入先出の管理を可能にする。