HDL（ハードウェア記述言語）

Hardware Description Language

えいちでぃーえる

デジタル回路の構造や動作をテキストで記述するための言語。Verilog HDLとVHDLが代表的。FPGAやASICの論理設計、シミュレーション、論理合成に使用される。RTL（レジスタ転送レベル）記述が一般的。

ハードウェア > 電子回路と論理設計

関連キーワードの用語

製造後にユーザが論理回路の構成をプログラム可能な半導体デバイス。ルックアップテーブル（LUT）とフリップフロップのアレイで構成される。ASICに比べて開発期間が短く、プロトタイプや少量生産に適する。HDL（Verilog/VHDL）で設計する。

関係データベースのデータを操作・定義するための標準的な言語。データの検索（SELECT）、挿入（INSERT）、更新（UPDATE）、削除（DELETE）などの命令がある。

関係データベースを操作するための標準的なデータベース言語。データの検索（SELECT）、挿入（INSERT）、更新（UPDATE）、削除（DELETE）などの操作やテーブルの定義が行える。ISO/JISで標準化されている。

関係データベースの操作に使用される標準的なデータベース言語。データ定義言語（DDL）、データ操作言語（DML）、データ制御言語（DCL）に分類され、ISO/JISで標準化されている。

論理関数を視覚的に簡略化するための図表。隣接するセルが1ビットだけ異なるように配置し、1の値をとるセルのグループ化により最簡形の論理式を導出する。4変数程度までの論理回路設計で有効。

論理関数を最小項（全変数のAND）の論理和（OR）で表現する標準形式。真理値表から直接導出でき、カルノー図による簡略化の出発点となる。積和形とも呼ばれ、AND-ORの2段回路で実現できる。