FEハードウェア · ハードウェア

半加算器

Half Adder

はんかさんき

2つの1ビットの入力を加算し、和（Sum）と桁上げ（Carry）を出力する組合せ回路。下位桁からの桁上げ入力を受け取れないため、最下位桁の加算にのみ使用される。XOR回路とAND回路で構成される。

共有:

Past Exams

過去問での出題

過去問で 4 回出題（基本情報技術者試験 3・エンベデッドシステムスペシャリスト試験 1）

出典: 独立行政法人情報処理推進機構（IPA）の過去問題。問題文は IPA のサイトの PDF で確認できます。用語名で照合しているため、関係の薄い問題が含まれることがあります。

2つの1ビット入力と下位桁からの桁上げ入力の3入力を加算し、和と桁上げを出力する組合せ回路。複数ビットの加算を実現するために全加算器を連結して使用する。2つの半加算器とOR回路で構成できる。

現在の入力だけでなく、それまでの状態によっても出力が決まる論理回路。フリップフロップなどの記憶素子を含む。カウンタやレジスタなど、値を覚えておく必要のある回路がこれにあたる。

そのときの入力だけで出力が決まり、過去の状態を記憶しない論理回路。加算器やデコーダが代表例で、真理値表や論理式でそのまま表現できる。状態を持つ順序回路と対をなす。

全ての入力が1（真）の場合にのみ出力が1となる論理回路。論理積回路とも呼ばれる。MIL記号ではD型の記号で表される。2入力AND回路の場合、入力が両方1のときのみ出力が1。

入力のうち少なくとも1つが1（真）であれば出力が1となる論理回路。論理和回路とも呼ばれる。全ての入力が0の場合のみ出力が0となる。

入力の論理値を反転して出力する論理回路。否定回路やインバータとも呼ばれる。入力が1なら出力は0、入力が0なら出力は1となる。