APコンピュータ構成要素 · バス

NVMe

Non-Volatile Memory Express

えぬぶいえむいー

SSDなどの不揮発性メモリをPCI Express経由で高速にアクセスするためのインタフェース規格。従来のSATA/AHCIと比較して低レイテンシ・高スループットを実現する。最大64Kのキュー深度をサポートし、並列I/Oに優れる。

共有:

他の資格での定義

SSDなどのフラッシュメモリを使った記憶装置を、PCI Express経由で接続するためのインタフェース規格。ハードディスク向けに設計されたSATA（AHCI）に比べてコマンドの待ち行列を多数持てるため、並列処理が得意で遅延が小さく、SSDの性能を引き出せる。

Past Exams

過去問で 1 回出題（エンベデッドシステムスペシャリスト試験 1）。うち 1 回は用語そのものを問う問題です。

出典: 独立行政法人情報処理推進機構（IPA）の過去問題。問題文は IPA のサイトの PDF で確認できます。「用語を問う問題」は、この用語の説明や特徴そのものを問う問題です。用語名で照合しているため、関係の薄い問題が含まれることがあります。

高速シリアル通信に基づくコンピュータの内部バス規格。レーン数（x1、x4、x8、x16）で帯域幅が決まり、GPU、SSD（NVMe）、ネットワークカードなどの接続に使用される。従来のパラレルバスPCIの後継。

CPUが主記憶や入出力装置に対して、アクセス先の位置を伝えるための信号線。信号線の本数（ビット幅）がアドレス空間の大きさを決め、nビットなら2のn乗個の場所を指定できる。

CPUと記憶装置や入出力装置の間で実際のデータをやり取りする信号線。ビット幅が一度に転送できるデータ量を決めるため、動作周波数とともに転送速度を左右する。

読出しか書込みかの区別、割込み要求、タイミング信号など、動作の制御に関する信号を伝える信号線。アドレスバス、データバスと合わせてシステムバスを構成する。

複数の装置が同時にバスの使用を要求したときに、優先順位に従って使用権を調停する回路。バスの競合による誤動作を防ぎ、使用権を得た装置がバスマスターとして転送を主導する。

CPUが周辺装置の状態を定期的に問い合わせて、処理の要否を判断する制御方式。制御が単純で予測しやすいが、状態変化がなくても問合せを続けるためCPU時間を浪費する。割込み方式と対比される。