APコンピュータ構成要素 · バス

バスアービタ

Bus Arbiter

ばすあーびた

複数の装置が同時にバスの使用を要求したときに、優先順位に従って使用権を調停する回路。バスの競合による誤動作を防ぎ、使用権を得た装置がバスマスターとして転送を主導する。

共有:

他の資格での定義

複数の装置が同時にバスの使用を要求したときに、優先順位などの規則に従って使用権を調停する回路。バスの競合による誤動作を防ぎ、使用権を得た装置がバスマスターとしてデータ転送を主導する。

複数の装置が同時にバスの使用を要求したときに、優先順位などの規則に従ってバスの使用権を1つの装置に与える調停回路。バス上の信号の衝突を防ぎ、使用権を得た装置がバスマスターとしてデータ転送を行う。

Past Exams

過去問で 2 回出題（エンベデッドシステムスペシャリスト試験 2）

出典: 独立行政法人情報処理推進機構（IPA）の過去問題。問題文は IPA のサイトの PDF で確認できます。「選択肢」は、問題文ではなく選択肢に出たものです。用語名で照合しているため、関係の薄い問題が含まれることがあります。

CPUが主記憶や入出力装置に対して、アクセス先の位置を伝えるための信号線。信号線の本数（ビット幅）がアドレス空間の大きさを決め、nビットなら2のn乗個の場所を指定できる。

CPUと記憶装置や入出力装置の間で実際のデータをやり取りする信号線。ビット幅が一度に転送できるデータ量を決めるため、動作周波数とともに転送速度を左右する。

読出しか書込みかの区別、割込み要求、タイミング信号など、動作の制御に関する信号を伝える信号線。アドレスバス、データバスと合わせてシステムバスを構成する。

CPUが周辺装置の状態を定期的に問い合わせて、処理の要否を判断する制御方式。制御が単純で予測しやすいが、状態変化がなくても問合せを続けるためCPU時間を浪費する。割込み方式と対比される。

コンピュータ内部でCPU、メモリ、周辺装置間のデータ伝送を行う共通の伝送路。アドレスバス、データバス、コントロールバスの3種類で構成される。バス幅とクロック周波数が転送速度を決定する。

CPU・主記憶・入出力制御装置といったコンピュータの主要な構成要素をつなぐ中心的なバス。アドレスバス、データバス、制御バスをまとめた呼び方として使われることが多い。