同期式設計

共通のクロック信号に合わせてすべての回路を動作させるデジタル回路の設計の方式。動作のタイミングがクロックでそろうので、検証やタイミング設計を確実に行え、現在のデジタル回路の主流となっている。

共通クロックを用いず、信号の変化そのものを契機に動作させる設計方式。低消費電力にできる一方で、タイミング検証が難しい。

信号が回路を伝わる遅延を見積もり、クロック周期内に処理が確実に完了するよう回路を設計すること。セットアップ時間とホールド時間の制約を満たす必要がある。

複数の信号の時間変化を並べて図示したもの。信号の順序と相対的な遅延を可視化し、回路の動作確認とデバッグに用いる。

要求された機能を満たす電子回路を、素子の選定と接続によって具体化する作業。論理設計、タイミング設計、実装設計の各段階を含む。

回路の消費電力を減らす設計上の工夫。電池駆動時間の延長と発熱の抑制につながり、クロックゲーティングやパワーゲーティングなどの手法を用いる。

動作していない回路ブロックへのクロック供給を止めて、消費電力を減らす手法。