同期式設計

共通のクロック信号に合わせて全ての回路を動作させる設計方式。動作の検証が容易でタイミング設計が確実になるため、デジタル回路の主流となっている。

信号が回路を伝わる遅延を見積もり、クロックの周期内に処理が確実に完了するよう回路を設計すること。フリップフロップのセットアップ時間とホールド時間の制約を満たし、配線の遅延や部品のばらつきにも余裕を持たせる。

共通のクロックを使わず、回路間の信号の変化や要求・応答のやり取り（ハンドシェイク）を契機に動作させるデジタル回路の設計の方式。動作が必要な部分だけが動くので消費電力を抑えられるが、タイミングの検証が難しい。

プロセッサ、メモリ、入出力装置などの間でデータ、アドレス、制御信号をやり取りするための共通の伝送路。データバス、アドレスバス、コントロールバスからなり、バス幅とクロック周波数で転送能力が決まる。複数の装置が同時に使おうとしたときは、バスアービトレーションで使用権を調停する。

組込みシステムなどの開発で、ハードウェアとソフトウェアを別々ではなく一体として設計する手法。どの機能をハードウェアで、どの機能をソフトウェアで実現するかの分担を、性能、コスト、消費電力の観点から検討し、協調シミュレーションで全体を検証する。

クロックや入出力など複数の信号の値（0か1か）が時間とともにどう変化するかを、横軸を時間にして並べて示した図。信号どうしの変化の順序や遅延が分かるため、論理回路の設計、動作確認、デバッグに使う。