A-1システムの種類・構成 · コンピュータ構成要素

アドレスバス

Address Bus

あどれすばす

CPUが主記憶や入出力装置にアクセスするとき、アクセス先のアドレスを伝える信号線の束。信号線の本数（ビット幅）で指定できるアドレス空間の大きさが決まり、nビットなら2のn乗個の番地を指定できる。

共有:

他の資格での定義

CPUがアクセス先の主記憶や入出力装置の番地を送るための信号線。CPUから一方向に流れる。この線の本数が扱えるアドレスの範囲を決め、32本なら4Gバイトまでの空間を指定できる。

CPUが主記憶や入出力装置に対して、アクセス先の位置を伝えるための信号線。信号線の本数（ビット幅）がアドレス空間の大きさを決め、nビットなら2のn乗個の場所を指定できる。

Past Exams

過去問で 8 回出題（エンベデッドシステムスペシャリスト試験 5・応用情報技術者試験 2・基本情報技術者試験 1）

出典: 独立行政法人情報処理推進機構（IPA）の過去問題。問題文は IPA のサイトの PDF で確認できます。用語名で照合しているため、関係の薄い問題が含まれることがあります。

CPUと主記憶や入出力装置との間で、データそのものをやり取りする信号線の束。ビット幅が一度に転送できるデータ量を決め、バスのクロック周波数とともに転送性能を左右する。アドレスバス、コントロールバスとともにシステムバスを構成する。

CPUと各装置との間で、読出し・書込みの指示、割込み要求、バスの使用要求、タイミングをとるクロック信号など、動作を制御するための信号を伝える信号線。アドレスバス、データバスとともにシステムバスを構成する。

複数の装置が同時にバスの使用を要求したときに、優先順位などの規則に従ってバスの使用権を1つの装置に与える調停回路。バス上の信号の衝突を防ぎ、使用権を得た装置がバスマスターとしてデータ転送を行う。

バスの使用権を得て、データ転送を主導する装置。CPUのほか、DMAコントローラなどもバスマスターとなって主記憶との間で直接データを転送できる。バスマスターからの要求を受けて応答する側の装置はスレーブ（ターゲット）と呼ばれる。

入出力装置のレジスタを主記憶と同じアドレス空間の一部に割り当て、通常のメモリの読み書き命令で装置を制御する方式。専用の入出力命令が要らないが、装置に割り当てた分だけ主記憶に使えるアドレスが減る。

システム全体で1つの仮想アドレス空間を用意し、すべてのプログラムがその空間を分け合って使う仮想記憶の方式。管理は単純だが、プログラムの数や大きさが増えると1つの空間の大きさが制約になる。