データバス

CPUと主記憶や入出力装置の間でデータそのものをやり取りする信号線。読み書きの両方向に流れる。1度に運べるビット数が幅で決まり、幅が広いほど転送性能が高くなる。

CPUと記憶装置や入出力装置の間で実際のデータをやり取りする信号線。ビット幅が一度に転送できるデータ量を決めるため、動作周波数とともに転送速度を左右する。

CPUが主記憶や入出力装置にアクセスするとき、アクセス先のアドレスを伝える信号線の束。信号線の本数（ビット幅）で指定できるアドレス空間の大きさが決まり、nビットなら2のn乗個の番地を指定できる。

CPUと各装置との間で、読出し・書込みの指示、割込み要求、バスの使用要求、タイミングをとるクロック信号など、動作を制御するための信号を伝える信号線。アドレスバス、データバスとともにシステムバスを構成する。

複数の装置が同時にバスの使用を要求したときに、優先順位などの規則に従ってバスの使用権を1つの装置に与える調停回路。バス上の信号の衝突を防ぎ、使用権を得た装置がバスマスターとしてデータ転送を行う。

バスの使用権を得て、データ転送を主導する装置。CPUのほか、DMAコントローラなどもバスマスターとなって主記憶との間で直接データを転送できる。バスマスターからの要求を受けて応答する側の装置はスレーブ（ターゲット）と呼ばれる。

プロセッサ、メモリ、入出力装置などの間でデータ、アドレス、制御信号をやり取りするための共通の伝送路。データバス、アドレスバス、コントロールバスからなり、バス幅とクロック周波数で転送能力が決まる。複数の装置が同時に使おうとしたときは、バスアービトレーションで使用権を調停する。