多重仮想空間方式

システム全体で1つの仮想アドレス空間を用意し、すべてのプログラムがその空間を分け合って使う仮想記憶の方式。管理は単純だが、プログラムの数や大きさが増えると1つの空間の大きさが制約になる。

CPUが主記憶や入出力装置にアクセスするとき、アクセス先のアドレスを伝える信号線の束。信号線の本数（ビット幅）で指定できるアドレス空間の大きさが決まり、nビットなら2のn乗個の番地を指定できる。

OSが主記憶を各プログラムに割り当て、解放し、保護する機能。プログラムに実際の主記憶の領域を割り当てる実記憶管理と、補助記憶を併用して大きなアドレス空間を提供する仮想記憶管理がある。

入出力装置のレジスタを主記憶と同じアドレス空間の一部に割り当て、通常のメモリの読み書き命令で装置を制御する方式。専用の入出力命令が要らないが、装置に割り当てた分だけ主記憶に使えるアドレスが減る。

プログラムの実行中に、命令が指定した仮想アドレスを、ページテーブルなどを参照して主記憶上の実アドレスへハードウェアで変換すること。変換の結果をTLBに保持して高速化する。仮想記憶を実現するための基本的な仕組みである。

仮想アドレスから実アドレスへの変換結果を一時的に保持する、CPU内の高速な連想メモリ。毎回主記憶上のページテーブルを参照せずに済むため、動的アドレス変換を高速化できる。