FEコンピュータ構成要素 · プロセッサ

レジスタ

れじすた

CPU内部にある高速な記憶素子。命令の実行に必要なデータや演算結果を一時的に保持する。アキュムレータ、プログラムカウンター、命令レジスタ、汎用レジスタなどの種類がある。

共有:

他の資格での定義

CPU内部に設けられた高速・小容量の記憶素子。演算対象のデータやアドレスを一時的に保持する。汎用レジスタ、プログラムカウンタ（PC）、スタックポインタ（SP）、ステータスレジスタなどがある。命令セットアーキテクチャにより構成が異なる。

Past Exams

過去問で 44 回出題（応用情報技術者試験 13・エンベデッドシステムスペシャリスト試験 13・基本情報技術者試験 12・高度試験午前Ⅰ 3・ITパスポート試験 2・ITサービスマネージャ試験 1）

残り 34 件を表示

出典: 独立行政法人情報処理推進機構（IPA）の過去問題。問題文は IPA のサイトの PDF で確認できます。「選択肢」は、問題文ではなく選択肢に出たものです。用語名で照合しているため、関係の薄い問題が含まれることがあります。

コンピュータの中枢部品で、プログラムの命令を解読・実行する装置。制御装置と演算装置で構成される。クロック周波数やコア数が性能に影響する。中央処理装置とも呼ばれる。

画像処理に特化したプロセッサ。多数の演算コアを持ち並列処理に優れる。近年は機械学習やHPC（高性能計算）にも活用されている。画像描画の高速化のために開発された。

命令セットを単純化し、各命令の実行を高速化するプロセッサアーキテクチャ。固定長命令、パイプライン処理との親和性が高い。ARMプロセッサが代表的。CISCと対比される概念。

多機能で複雑な命令セットを持つプロセッサアーキテクチャ。1命令で高度な処理が可能だが、命令の実行サイクル数が不均一。x86系プロセッサが代表的。RISCと対比される概念。

命令の実行を複数のステージ（命令取出し、解読、実行、書戻しなど）に分割し、各ステージを並行して処理するプロセッサの高速化技術。複数の命令を流れ作業のように同時処理することでスループットを向上させる。

複数のパイプラインを並列に持ち、1クロックサイクルで複数の命令を同時に実行できるプロセッサアーキテクチャ。命令レベルの並列性を活用してスループットを向上させる。