制御バス

読出しか書込みかの区別、割込み要求、タイミング信号など、動作の制御に関する信号を伝える信号線。アドレスバス、データバスと合わせてシステムバスを構成する。

CPUと各装置との間で、読出し・書込みの指示、割込み要求、バスの使用要求、タイミングをとるクロック信号など、動作を制御するための信号を伝える信号線。アドレスバス、データバスとともにシステムバスを構成する。

コンピュータ内部でCPU、メモリ、周辺装置間のデータ伝送を行う共通の伝送路。アドレスバス、データバス、コントロールバスの3種類で構成される。バス幅とクロック周波数が転送速度を決定する。

CPUがアクセス先の主記憶や入出力装置の番地を送るための信号線。CPUから一方向に流れる。この線の本数が扱えるアドレスの範囲を決め、32本なら4Gバイトまでの空間を指定できる。

CPUと主記憶や入出力装置の間でデータそのものをやり取りする信号線。読み書きの両方向に流れる。1度に運べるビット数が幅で決まり、幅が広いほど転送性能が高くなる。

CPU・主記憶・入出力制御装置といったコンピュータの主要な構成要素をつなぐ中心的なバス。アドレスバス、データバス、制御バスをまとめた呼び方として使われることが多い。

複数の装置が同時にバスの使用を要求したときに、優先順位に従って使用権を調停する回路。バスの競合による誤動作を防ぎ、使用権を得た装置がバスマスターとして転送を主導する。

CPUが周辺装置の状態を定期的に問い合わせて、処理の要否を判断する制御方式。制御が単純で予測しやすいが、状態変化がなくても問合せを続けるためCPU時間を浪費する。割込み方式と対比される。