FEコンピュータ構成要素 · バス

データバス

Data Bus

でーたばす

CPUと主記憶や入出力装置の間でデータそのものをやり取りする信号線。読み書きの両方向に流れる。1度に運べるビット数が幅で決まり、幅が広いほど転送性能が高くなる。

共有:

他の資格での定義

CPUと記憶装置や入出力装置の間で実際のデータをやり取りする信号線。ビット幅が一度に転送できるデータ量を決めるため、動作周波数とともに転送速度を左右する。

CPUと主記憶や入出力装置との間で、データそのものをやり取りする信号線の束。ビット幅が一度に転送できるデータ量を決め、バスのクロック周波数とともに転送性能を左右する。アドレスバス、コントロールバスとともにシステムバスを構成する。

Past Exams

過去問で 5 回出題（基本情報技術者試験 3・応用情報技術者試験 1・エンベデッドシステムスペシャリスト試験 1）

出典: 独立行政法人情報処理推進機構（IPA）の過去問題。問題文は IPA のサイトの PDF で確認できます。用語名で照合しているため、関係の薄い問題が含まれることがあります。

コンピュータ内部でCPU、メモリ、周辺装置間のデータ伝送を行う共通の伝送路。アドレスバス、データバス、コントロールバスの3種類で構成される。バス幅とクロック周波数が転送速度を決定する。

CPUがアクセス先の主記憶や入出力装置の番地を送るための信号線。CPUから一方向に流れる。この線の本数が扱えるアドレスの範囲を決め、32本なら4Gバイトまでの空間を指定できる。

読出しか書込みかの指示や、割込み、タイミング合わせなどの制御信号を伝える信号線。コントロールバスともいう。アドレスバス・データバスと組み合わせて1回のアクセスが成立する。

CPU・主記憶・入出力制御装置といったコンピュータの主要な構成要素をつなぐ中心的なバス。アドレスバス、データバス、制御バスをまとめた呼び方として使われることが多い。

複数の装置が同時にバスの使用を要求したときに、優先順位に従って使用権を調停する回路。バスの競合による誤動作を防ぎ、使用権を得た装置がバスマスターとして転送を主導する。

CPUが周辺装置の状態を定期的に問い合わせて、処理の要否を判断する制御方式。制御が単純で予測しやすいが、状態変化がなくても問合せを続けるためCPU時間を浪費する。割込み方式と対比される。