CPU

コンピュータの中枢であり、プログラムの命令を解釈・実行する装置。演算装置と制御装置から構成され、コンピュータの処理速度を左右する最も重要な部品である。

コンピュータの中枢部品で、プログラムの命令を解読・実行する装置。制御装置と演算装置で構成される。クロック周波数やコア数が性能に影響する。中央処理装置とも呼ばれる。

コンピュータの中央処理装置で、プログラムの命令を主記憶から取り出して解読し、演算や各装置の制御を行う装置。演算装置、制御装置、レジスタなどからなる。半導体の分類では、論理演算を行うロジック半導体の代表で、1つのチップに複数のコアを集積したものが主流となっている。

プログラムの命令を主記憶から取り出し、解読して実行するコンピュータの中核となる装置で、制御装置と演算装置からなる。命令の取出し、解読、実行のサイクルを繰り返し、性能はクロック周波数、コア数、1クロック当たりの実行命令数（IPC）などで決まる。

大量の並列演算に特化したプロセッサ。元々は画像処理用だが、GPGPU（汎用GPU計算）として機械学習の訓練や科学技術計算にも利用される。数千のコアを持ち、行列演算などを大規模に並列処理できる。

単純で固定長の命令セットを採用し、パイプライン処理による高速化を図るプロセッサアーキテクチャ。命令数を絞り1クロックで1命令を実行する設計思想。ARM、MIPS、RISC-Vが代表例。CISCと対比される。

豊富で複雑な命令セットを持ち、1命令で複数の処理を実行できるプロセッサアーキテクチャ。可変長命令でプログラムサイズを小さくできるが、パイプライン処理が複雑になる。x86アーキテクチャが代表例。

命令の実行をフェッチ、デコード、実行、メモリアクセス、ライトバックなどのステージに分割し、複数の命令を重ね合わせて並行処理する高速化技術。ステージ数をnとすると理想的にはn倍の高速化が可能。パイプラインハザードへの対処が課題。

パイプライン処理において命令の実行が妨げられる状況。データハザード（前の命令の結果を待つ）、制御ハザード（分岐命令による予測失敗）、構造ハザード（ハードウェア資源の競合）の3種類がある。フォワーディングや分岐予測で対策する。

複数の命令を同時に発行・実行できるプロセッサアーキテクチャ。複数の実行ユニット（演算器）を備え、依存関係のない命令を並列に処理する。命令レベル並列性（ILP）を活用して性能を向上させる。