RISC

命令セットを単純化し、各命令の実行を高速化するプロセッサアーキテクチャ。固定長命令、パイプライン処理との親和性が高い。ARMプロセッサが代表的。CISCと対比される概念。

命令セットを単純化し、各命令を1クロックサイクルで実行できるようにしたプロセッサアーキテクチャ。パイプライン処理との親和性が高く、組込みプロセッサ（ARM等）で広く採用される。CISCと対比される概念。

豊富で複雑な命令セットを持ち、1命令で複数の処理を実行できるプロセッサアーキテクチャ。可変長命令でプログラムサイズを小さくできるが、パイプライン処理が複雑になる。x86アーキテクチャが代表例。

コンピュータの中核をなす演算・制御装置。命令の取出し（フェッチ）、解読（デコード）、実行（エクスキュート）のサイクルを繰り返す。クロック周波数やコア数が性能の主要指標であり、レジスタやALU（算術論理演算装置）を内蔵する。

大量の並列演算に特化したプロセッサ。元々は画像処理用だが、GPGPU（汎用GPU計算）として機械学習の訓練や科学技術計算にも利用される。数千のコアを持ち、行列演算などを大規模に並列処理できる。

命令の実行をフェッチ、デコード、実行、メモリアクセス、ライトバックなどのステージに分割し、複数の命令を重ね合わせて並行処理する高速化技術。ステージ数をnとすると理想的にはn倍の高速化が可能。パイプラインハザードへの対処が課題。

パイプライン処理において命令の実行が妨げられる状況。データハザード（前の命令の結果を待つ）、制御ハザード（分岐命令による予測失敗）、構造ハザード（ハードウェア資源の競合）の3種類がある。フォワーディングや分岐予測で対策する。

複数の命令を同時に発行・実行できるプロセッサアーキテクチャ。複数の実行ユニット（演算器）を備え、依存関係のない命令を並列に処理する。命令レベル並列性（ILP）を活用して性能を向上させる。