FPGA
Field Programmable Gate Array
えふぴーじーえー
利用者が論理回路の構成をプログラムできる半導体デバイス。HDL（ハードウェア記述言語）で設計した回路を書込み、何度でも書き換え可能。ASICに比べ柔軟性が高く、プロトタイプ開発や少量生産品に適する。
Related
他の資格での定義
製造後にユーザが論理回路の構成をプログラミングできる集積回路。専用ハードウェアに近い性能を持ちながら、回路構成の変更が可能。プロトタイプ開発や少量生産品、リアルタイム処理に適する。
製造後にユーザが論理回路の構成をプログラム可能な半導体デバイス。ルックアップテーブル（LUT）とフリップフロップのアレイで構成される。ASICに比べて開発期間が短く、プロトタイプや少量生産に適する。HDL（Verilog/VHDL）で設計する。
製造後にユーザが論理回路の構成をプログラム可能な半導体デバイス。ルックアップテーブル（LUT）とフリップフロップのアレイで構成される。ASICに比べて開発期間が短く、プロトタイプや少量生産に適する。HDL（Verilog/VHDL）で設計する。
製造後に利用者が回路の構成をプログラムで書き換えられる集積回路。ハードウェア記述言語で設計した論理回路を書き込み、試作や少量生産、仕様が変わりやすい用途、AIの推論の高速化などに使う。ASICに比べ開発期間は短いが、単価と消費電力は大きい。
Past Exams
過去問での出題
過去問で 8 回出題（応用情報技術者試験 5・エンベデッドシステムスペシャリスト試験 2・ネットワークスペシャリスト試験 1）。うち 3 回は用語そのものを問う問題です。
- 令和7年度 春期 応用情報技術者試験 午前 問20（IPA の PDF を新しいタブで開きます）
- 令和5年度 秋期 応用情報技術者試験 午前 問20用語を問う問題（IPA の PDF を新しいタブで開きます）
- 令和5年度 春期 ネットワークスペシャリスト試験 午前Ⅱ 問24選択肢（IPA の PDF を新しいタブで開きます）
- 令和4年度 春期 応用情報技術者試験 午前 問20用語を問う問題（IPA の PDF を新しいタブで開きます）
- 令和2年度 10月 応用情報技術者試験 午前 問21（IPA の PDF を新しいタブで開きます）
- 平成31年度 春期 エンベデッドシステムスペシャリスト試験 午前Ⅱ 問14用語を問う問題（IPA の PDF を新しいタブで開きます）
- 平成30年度 秋期 応用情報技術者試験 午前 問46選択肢（IPA の PDF を新しいタブで開きます）
- 平成30年度 春期 エンベデッドシステムスペシャリスト試験 午前Ⅱ 問20（IPA の PDF を新しいタブで開きます）
出典: 独立行政法人情報処理推進機構（IPA）の過去問題。問題文は IPA のサイトの PDF で確認できます。「用語を問う問題」は、この用語の説明や特徴そのものを問う問題です。「選択肢」は、問題文ではなく選択肢に出たものです。用語名で照合しているため、関係の薄い問題が含まれることがあります。
Related
関連キーワードの用語
特定の用途向けに設計・製造されたカスタムIC。FPGAに比べ大量生産時の単価が安く、高性能・低消費電力だが、設計変更ができず開発期間とNRE（初期費用）が大きい。スマートフォンのSoCや暗号通貨マイニング用チップが例。
次に実行する命令が格納された主記憶上のアドレスを保持するレジスタ。命令カウンターや命令アドレスレジスタとも呼ばれ、命令の取出しごとに自動更新され、分岐命令では飛び先アドレスが設定される。
主記憶から取り出した命令を一時的に保持するレジスタ。命令デコーダがここの内容を解読して命令部とアドレス部を切り分け、制御装置が各部へ制御信号を送る。
用途を固定せず、演算対象の値やアドレスの一時保持など目的に応じて使えるレジスタ。主記憶より格段に高速なため、頻繁に使うデータをここに置くことが処理性能に直結する。
命令のアドレス部に加算する値を保持するレジスタ。指標レジスタとも呼ばれ、この値を1ずつ増やすことで配列の要素を順にたどれるため、繰返し処理でのアドレス計算を簡潔にできる。
プログラムが配置された領域の先頭アドレスを保持するレジスタ。命令中の相対的な位置にこの値を加えて実効アドレスを求めるため、プログラムを主記憶のどこに置いても実行できる再配置可能性が得られる。