APハードウェア · ハードウェア

HDL

Hardware Description Language

えいちでぃーえる

デジタル回路の構造と動作を記述するためのプログラミング言語。VHDLとVerilog HDLが代表的。論理合成ツールでHDL記述をゲートレベルの回路に変換し、FPGAやASICの設計に使用する。シミュレーションによる検証も可能。

共有:

他の資格での定義

デジタル回路の構造や動作をテキストで記述するための言語。Verilog HDLとVHDLが代表的。FPGAやASICの論理設計、シミュレーション、論理合成に使用される。RTL（レジスタ転送レベル）記述が一般的。

Past Exams

過去問で 2 回出題（応用情報技術者試験 2）

出典: 独立行政法人情報処理推進機構（IPA）の過去問題。問題文は IPA のサイトの PDF で確認できます。「選択肢」は、問題文ではなく選択肢に出たものです。用語名で照合しているため、関係の薄い問題が含まれることがあります。

LSIに組み込むために設計・検証済みで再利用できる回路の設計資産。CPUコアや通信インタフェースなどが提供され、購入して組み合わせることで開発期間を短縮できる。使用許諾条件とロイヤリティの確認が必要となる。

プロセッサ、メモリ、周辺回路など、システムに必要な機能を1個のチップに集積したLSI。SoCとも呼ばれ、部品点数と実装面積、消費電力を削減できるが、開発費と初期費用が大きく量産規模の見極めが要る。

内部の論理回路を利用者が書き換えられるLSI。FPGAやPLDが該当し、少量多品種や仕様変更の可能性がある製品に向く。量産時の単価はASICより高くなるため、生産数量で使い分ける。

部品が発する熱を許容温度内に収めるように、放熱経路や筐体構造を設計すること。ヒートシンク、放熱板、ファン、伝熱経路の確保などを検討する。温度上昇は動作の不安定化と部品寿命の短縮を招く。

プログラムを独立した機能単位（モジュール）に分割する設計手法。モジュール間の結合度を低く、モジュール内の凝集度を高くすることが良い設計とされる。保守性、再利用性、テスト容易性が向上する。

オブジェクト指向設計の事実上の標準となる統一モデリング言語。クラス図、シーケンス図、ユースケース図、アクティビティ図、ステートマシン図、コミュニケーション図など13種類のダイアグラムでシステムの構造や振る舞いを表現する。