ES組込みシステムのハードウェア設計・製造 · ハードウェア製造

IPコア

IP Core

あいぴーこあ

LSIに組み込むために設計・検証済みで再利用できる回路の設計資産。CPUコアや通信インタフェースなどが提供され、購入して組み合わせることで開発期間を短縮できる。使用許諾条件とロイヤリティの確認が必要となる。

共有:

Past Exams

過去問での出題

過去問で 1 回出題（エンベデッドシステムスペシャリスト試験 1）

出典: 独立行政法人情報処理推進機構（IPA）の過去問題。問題文は IPA のサイトの PDF で確認できます。用語名で照合しているため、関係の薄い問題が含まれることがあります。

プロセッサ、メモリ、周辺回路など、システムに必要な機能を1個のチップに集積したLSI。SoCとも呼ばれ、部品点数と実装面積、消費電力を削減できるが、開発費と初期費用が大きく量産規模の見極めが要る。

内部の論理回路を利用者が書き換えられるLSI。FPGAやPLDが該当し、少量多品種や仕様変更の可能性がある製品に向く。量産時の単価はASICより高くなるため、生産数量で使い分ける。

部品が発する熱を許容温度内に収めるように、放熱経路や筐体構造を設計すること。ヒートシンク、放熱板、ファン、伝熱経路の確保などを検討する。温度上昇は動作の不安定化と部品寿命の短縮を招く。

デジタル回路の構造と動作を記述するためのプログラミング言語。VHDLとVerilog HDLが代表的。論理合成ツールでHDL記述をゲートレベルの回路に変換し、FPGAやASICの設計に使用する。シミュレーションによる検証も可能。

CPU、メモリ、I/Oコントローラ、通信インタフェースなどのシステム構成要素を1つの半導体チップ上に集積した集積回路。小型化、低消費電力化、高性能化が可能であり、スマートフォンやIoTデバイスで広く利用される。

システム要件を分析し、ハードウェアで実現する機能とソフトウェアで実現する機能を振り分ける設計工程。性能要件、コスト、消費電力、開発期間、柔軟性などを考慮して最適な分割を決定する。コデザインの中核的な活動である。