ES組込みシステムのソフトウェア設計・製造 · テストの実施

JTAG

Joint Test Action Group

じぇいたぐ

IEEE 1149.1で規定されたテスト・デバッグ用のインタフェース規格。TCK、TMS、TDI、TDOの4信号（＋TRST）で構成されるシリアルインタフェースにより、チップ内部のレジスタアクセスやバウンダリスキャンテストが可能。組込みデバッグの標準インタフェース。

共有:

Past Exams

過去問での出題

過去問で 5 回出題（エンベデッドシステムスペシャリスト試験 5）

出典: 独立行政法人情報処理推進機構（IPA）の過去問題。問題文は IPA のサイトの PDF で確認できます。「選択肢」は、問題文ではなく選択肢に出たものです。用語名で照合しているため、関係の薄い問題が含まれることがあります。

開発工程（要件定義、基本設計、詳細設計、実装）と対応するテスト工程（単体テスト、結合テスト、システムテスト、受入テスト）をV字型に対応付けた開発モデル。各開発工程の成果物がテスト工程の検証基準となり、品質確保に有効。組込み開発で広く採用される。

プログラムの実行履歴（命令アドレス、データアクセス等）をリアルタイムに記録する機能。ARM CoreSight ETM、RISC-V Nexus Traceなどがある。実行パスの確認、性能プロファイリング、タイミング問題の解析に使用される。

プログラムの内部構造（ソースコード）に基づいてテストケースを設計するテスト手法。命令網羅、分岐網羅、条件網羅、パス網羅などのカバレッジ基準を用いる。組込みソフトウェアの単体テストで広く使用される。

ネットワークやシリアル接続を介して、ホストPC上のデバッガからターゲット機器のプログラムをデバッグする手法。GDBサーバ（gdbserver）を使用して、ブレークポイント設定、変数監視、ステップ実行を遠隔で行う。組込みLinux開発で一般的。

入力値の境界付近（境界値、境界値±1）に着目してテストケースを設計する技法。ブラックボックステストの基本技法で、バグが境界付近に集中する傾向を利用する。組込みシステムではセンサ値の上下限、タイマのオーバーフロー境界などが対象。

個別に検証した部品を組み合わせ、相互のインタフェースが正しく動作するか確かめる試験。組込みではハードウェアとソフトウェアの結合が重要な節目になる。