カルノー図

論理関数を視覚的に簡略化するための図表。隣接するセルが1ビットだけ異なるように配置し、1の値をとるセルのグループ化により最簡形の論理式を導出する。4変数程度までの論理回路設計で有効。

現在の入力だけでなく、それまでの状態によっても出力が決まる論理回路。フリップフロップなどの記憶素子を含む。カウンタやレジスタなど、値を覚えておく必要のある回路がこれにあたる。

そのときの入力だけで出力が決まり、過去の状態を記憶しない論理回路。加算器やデコーダが代表例で、真理値表や論理式でそのまま表現できる。状態を持つ順序回路と対をなす。

全ての入力が1（真）の場合にのみ出力が1となる論理回路。論理積回路とも呼ばれる。MIL記号ではD型の記号で表される。2入力AND回路の場合、入力が両方1のときのみ出力が1。

入力のうち少なくとも1つが1（真）であれば出力が1となる論理回路。論理和回路とも呼ばれる。全ての入力が0の場合のみ出力が0となる。

入力の論理値を反転して出力する論理回路。否定回路やインバータとも呼ばれる。入力が1なら出力は0、入力が0なら出力は1となる。

AND回路の出力を反転した論理回路。全ての入力が1の場合のみ出力が0となる。NAND回路だけで全ての論理回路を構成できる万能ゲートとしての性質を持ち、集積回路の基本要素として重要。