PD-Sシステムの種類・構成 · コンピュータ構成要素

スーパースカラ

Superscalar

すーぱーすから

複数の演算器を備え、依存関係のない複数の命令を同時に発行して並列に実行するプロセッサの方式。命令の取出しから実行までの順序をハードウェアが動的に制御して命令レベルの並列性を引き出し、1クロック当たりに実行する命令数を増やす。

共有:

他の資格での定義

複数のパイプラインを並列に持ち、1クロックサイクルで複数の命令を同時に実行できるプロセッサアーキテクチャ。命令レベルの並列性を活用してスループットを向上させる。

複数の命令を同時に発行・実行できるプロセッサアーキテクチャ。複数の実行ユニット（演算器）を備え、依存関係のない命令を並列に処理する。命令レベル並列性（ILP）を活用して性能を向上させる。

複数の命令を同時に発行・実行するプロセッサアーキテクチャ。複数の実行ユニット（ALU、FPU等）を備え、命令レベルの並列性を活用して1クロックサイクルで複数命令を処理する。高性能な組込みプロセッサ（Cortex-A系等）で採用される。

Past Exams

過去問で 2 回出題（応用情報技術者試験 1・システムアーキテクト試験 1）。うち 1 回は用語そのものを問う問題です。

出典: 独立行政法人情報処理推進機構（IPA）の過去問題。問題文は IPA のサイトの PDF で確認できます。「用語を問う問題」は、この用語の説明や特徴そのものを問う問題です。「選択肢」は、問題文ではなく選択肢に出たものです。用語名で照合しているため、関係の薄い問題が含まれることがあります。

パイプライン処理において命令の実行が妨げられる状況。データハザード（前の命令の結果を待つ）、制御ハザード（分岐命令による予測失敗）、構造ハザード（ハードウェア資源の競合）の3種類がある。フォワーディングや分岐予測で対策する。

複数のCPUコアを1つのチップに搭載したプロセッサ。並列処理による性能向上が可能だが、組込みシステムではコア間の排他制御やリアルタイム性の保証が課題となる。AMP（非対称型）とSMP（対称型）の構成がある。

デジタル信号処理に特化したプロセッサ。積和演算（MAC演算）を1クロックで実行できるハードウェア乗算器やバレルシフタを備える。音声処理、画像処理、通信処理などに使用される。

CPU、メモリ（ROM/RAM）、I/Oポート、タイマ、AD変換器などの周辺回路を1チップに集積した集積回路。マイコンとも呼ばれ、家電、自動車、産業機器など幅広い組込み機器に使用される。

配列状に並んだ多数のデータ（ベクトル）に対する同じ演算を、1つの命令でまとめて処理するプロセッサの方式。ベクトルレジスタとパイプライン化した演算器で連続するデータを次々に処理し、行列演算や科学技術計算を高速化する。SIMD型の並列処理の一つ。

コンピュータの中央処理装置で、プログラムの命令を主記憶から取り出して解読し、演算や各装置の制御を行う装置。演算装置、制御装置、レジスタなどからなる。半導体の分類では、論理演算を行うロジック半導体の代表で、1つのチップに複数のコアを集積したものが主流となっている。