非同期式設計

共通クロックを用いず、信号の変化そのものを契機に動作させる設計方式。低消費電力にできる一方で、タイミング検証が難しい。

信号が回路を伝わる遅延を見積もり、クロックの周期内に処理が確実に完了するよう回路を設計すること。フリップフロップのセットアップ時間とホールド時間の制約を満たし、配線の遅延や部品のばらつきにも余裕を持たせる。

共通のクロック信号に合わせてすべての回路を動作させるデジタル回路の設計の方式。動作のタイミングがクロックでそろうので、検証やタイミング設計を確実に行え、現在のデジタル回路の主流となっている。

プロセッサ、メモリ、入出力装置などの間でデータ、アドレス、制御信号をやり取りするための共通の伝送路。データバス、アドレスバス、コントロールバスからなり、バス幅とクロック周波数で転送能力が決まる。複数の装置が同時に使おうとしたときは、バスアービトレーションで使用権を調停する。

組込みシステムなどの開発で、ハードウェアとソフトウェアを別々ではなく一体として設計する手法。どの機能をハードウェアで、どの機能をソフトウェアで実現するかの分担を、性能、コスト、消費電力の観点から検討し、協調シミュレーションで全体を検証する。