PD-S開発・運用の方法論 · フィジカルコンピューティング

加法標準形

Disjunctive Normal Form

かほうひょうじゅんけい

論理式を、変数またはその否定の論理積（積項）を論理和で結んだ形で表したもの。積和形とも呼ぶ。真理値表で結果が1になる入力の組合せごとに積項を作って論理和をとれば、どんな論理関数も加法標準形で表せるので、論理回路の設計の出発点となる。

共有:

他の資格での定義

論理関数を最小項（全変数のAND）の論理和（OR）で表現する標準形式。真理値表から直接導出でき、カルノー図による簡略化の出発点となる。積和形とも呼ばれ、AND-ORの2段回路で実現できる。

製造後にユーザが論理回路の構成をプログラム可能な半導体デバイス。ルックアップテーブル（LUT）とフリップフロップのアレイで構成される。ASICに比べて開発期間が短く、プロトタイプや少量生産に適する。HDL（Verilog/VHDL）で設計する。

現在の入力だけでなく、それまでの状態によっても出力が決まる論理回路。フリップフロップなどの記憶素子を含む。カウンタやレジスタなど、値を覚えておく必要のある回路がこれにあたる。

そのときの入力だけで出力が決まり、過去の状態を記憶しない論理回路。加算器やデコーダが代表例で、真理値表や論理式でそのまま表現できる。状態を持つ順序回路と対をなす。

全ての入力が1（真）の場合にのみ出力が1となる論理回路。論理積回路とも呼ばれる。MIL記号ではD型の記号で表される。2入力AND回路の場合、入力が両方1のときのみ出力が1。

入力のうち少なくとも1つが1（真）であれば出力が1となる論理回路。論理和回路とも呼ばれる。全ての入力が0の場合のみ出力が0となる。

入力の論理値を反転して出力する論理回路。否定回路やインバータとも呼ばれる。入力が1なら出力は0、入力が0なら出力は1となる。